第7章时序逻辑电路ppt-浙江水利水电专科学校——电气工.pptx

第七章时序逻辑电路 7.1概述1、时序电路的特点时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。 2、时序电路逻辑功能的表示方法时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。逻辑表达式有：输出方程状态方程激励方程 3、时序电路的分类（1）根据时钟分类同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。*（2）根据输出分类米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。穆尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。 电路图时钟方程、驱动方程和输出方程状态方程状态图、状态表或时序图判断电路逻辑功能12357.2.1同步时序逻辑电路的分析方法一、基本分析步骤：计算4 例时钟方程：输出方程：同步时序电路的时钟方程可省去不写。驱动方程：1写方程式二、分析举例：输出仅与电路现态有关，为穆尔型时序电路。 2求状态方程JK触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程： 3计算、列状态表00000101001110010111011100101110111100001010011000001100 4画状态图、时序图状态图 5电路功能时序图有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000→001→011→111→110→100→000→…所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y＝1。 例输出方程：输出与输入有关，为米利型时序电路。同步时序电路，时钟方程省去。驱动方程：1写方程式 2求状态方程T触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程： 3计算、列状态表 45电路功能由状态图可以看出，当输入X＝0时，在时钟脉冲CP的作用下，电路的4个状态按递增规律循环变化，即：00→01→10→11→00→…当X＝1时，在时钟脉冲CP的作用下，电路的4个状态按递减规律循环变化，即：00→11→10→01→00→…可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。画状态图时序图 例电路没有单独的输出，为穆尔型时序电路。异步时序电路，时钟方程：驱动方程：1写方程式7.2.2异步时序逻辑电路的分析方法 2求状态方程D触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程： 3计算、列状态表 45电路功能由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状态按递减规律循环变化，即：000→111→110→101→100→011→010→001→000→…电路具有递减计数功能，是一个3位二进制异步减法计数器。画状态图、时序图 本节小结时序电路的特点是：在任何时刻的输出不仅和输入有关，而且还决定于电路原来的状态。为了记忆电路的状态，时序电路必须包含有存储电路。存储电路通常以触发器为基本单元电路构成。时序电路可分为同步时序电路和异步时序电路两类。它们的主要区别是，前者的所有触发器受同一时钟脉冲控制，而后者的各触发器则受不同的脉冲源控制。时序电路的逻辑功能可用逻辑图、状态方程、状态表、卡诺图、状态图和时序图等6种方法来描述，它们在本质上是相通的，可以互相转换。时序电路的分析，就是由逻辑图到状态图的转换。 7-3-1异步二进制加法计数器 二进制加法计数器的时序图 7-3-2异步二进制减法计数器 7-3-2异步二进制减法计数器 7-3-3同步二进制递增计数器 同步二进制可逆计数器 在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器······计数器分类 74LS290为异步二－五－十进制加法计数器。其新、老标准逻辑符号及内部逻辑图分别如图12.5(a)、(b)、(c)所示。它由四个下降沿触发的JK触发器和两个与非门组成。由图可见，它是两个独立的计数器。一、集成异步计数器CT74LS90 图12.574LS290的新标准和老标准逻辑符号及内部逻辑图(a)新标准逻辑符号；(b)老标准逻辑符号；(c)内部逻辑图 图12.574LS290的新标准和老标准逻辑符号及内部逻辑图(a)新标准逻辑符号；(b)老标准逻辑符号；(c)内部逻辑图 74LS290，它具有如下功能：（1）直接清零。当R0A和R0B为高电平、S9A和S9B至少有一个为低电平时，各触发器Rd端均为低电平，触发器输出均为零，实现清零功能。由于清零功能与时钟无关，故这种清零称为异步清零。（2）直接置9（输出为1001）。当S9A和S9B为高电平，R0A和R0B至少有一个为低电平时，触发器F0和F3的Sd端及触发器F1和F2的Rd端为低电平，触发器输出为1001，实现直接置9功能。 （3）计数。当R0A、　R0B及S9A、S9B输入均为低电平时，门R和门S输出均为高电平，各JK触发器恢复正常功能（实现计数功能）。使用时，务必按功能表的要求，使R0和S9各输入端满足给定的条件，在输入时钟脉冲的下降沿计数。（4）功能扩展。用少量逻辑门，通过对74LS290外部不同方式的连接，可以组成任意进制计数器。 图12.674LS290组成的十进制计数器(a)8421BCD码十进制计数；(b)5421BCD码十进制计数 表12.5状态转移表 例12.5用74LS290组成七进制计数器。解首先，将74LS290的CP1端与Q0端相接，使它组成8421BCD码十进制计数器。其次，七进制计数器有7个有效状态0000~0110，可由十进制计数器采用一定的方法使它跳越3个无效状态0111~1001而实现七进制计数。 图12.7七进制计数器电路图及波形图 图12.7七进制计数器电路图及波形图 例12.6用两块74LS290分别组成百进制和二十四进制计数器。解将两块74LS290进行级联，组成的百进制计数器如图12.8所示。其中，Q30Q20Q10Q00为个位输出，Q31Q21Q11Q01为十位输出。 图12.874LS290扩展为百进制计数器 在百进制基础上，采用反馈归零法即可组成二十四进制计数器。计数范围为0~23，24为过渡状态，当高位计数至2、低位计数至4时，计数器归零。将Q20和Q11直接与R0A和R0B连接，即组成二十四进制计数器。电路如图12.9所示。 图12.9二十四进制计数器 7.3.2集成同步计数器集成十进制同步加法计数器74160、74162的引脚排列图、逻辑功能示意图与74161、74163相同，区别1：74160和74162是十进制同步加法计数器，74161和74163是4位二进制（16进制）同步加法计数器。区别2：74161和74160是的区别是异步清零、同步置数74163、74162采用的是同步清零、同步置数74190是单时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74191相同。 74LS161是一种同步四位二进制加法集成计数器。下图是其管脚排列图和逻辑功能示意图。74LS161管脚排列图逻辑电路图一、4位集成二进制同步加法计数器74LS161/163 74LS161逻辑功能表CTPCTTCPQ3Q2Q1Q001111×0111××0×1×××01×××0000D3D2D1D0Q3Q2Q1Q0Q3Q2Q1Q0加法计数①CR=0时异步清零。②CR=1、LD=0时同步置数。③CR=LD=1且CPT=CPP=1时，按照4位自然二进制码进行同步二进制计数。④CR=LD=1且CPT·CPP=0时，计数器状态保持不变。74LS163的引脚排列和74LS161相同，不同之处是74LS163采用同步清零方式。 二、集成十进制同步加法计数器74LS160/162集成十进制同步加法计数器74160、74162的引脚排列图、逻辑功能示意图与74161、74163相同。与74161相比，(1)74160是十进制计数器；（2）注意74160在计数时　CO=Q3Q074160和74162的区别是，74160采用的是异步清零方式，而74162采用的是同步清零方式。 三、集成十进制同步加/减可逆计数器74LS190/19174190是单时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74191相同。 U/D是加减计数控制端；CT是使能端；LD是异步置数控制端；D0～D3是并行数据输入端；Q0～Q3是计数器状态输出端；CO/BO是进位借位信号输出端；RC是多个芯片级联时级间串行计数使能端，CT＝0，CO/BO＝1时，RC＝CP，由RC端产生的输出进位脉冲的波形与输入计数脉冲的波形相同。74LS190逻辑功能表CPQ3Q2Q1Q00111×001×01×××并行异步置数加法计数减法计数保持LD 7.3.3N进制计数器1、用同步清零端或置数端归零构成N进置计数器2、用异步清零端或置数端归零构成N进置计数器（1）写出状态SN-1的二进制代码。（2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。（3）画连线图。（1）写出状态SN的二进制代码。（2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。（3）画连线图。利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。在前面介绍的集成计数器中，清零、置数均采用同步方式的有74LS163、74LS162；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步置数功能，如74LS190、74LS191； 用74LS163来构成一个十二进制计数器。（1）写出状态SN-1的二进制代码。（3）画连线图。SN-1＝S12-1＝S11＝1011（2）求归零逻辑。例D0～D3可随意处理D0～D3必须都接0 用74LS161来构成一个十二进制计数器。SN＝S12＝1100例D0～D3可随意处理D0～D3必须都接0SN-1＝S11＝1011 3、提高归零可靠性的方法 4、计数器容量的扩展异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。100进制计数器 60进制计数器64进制计数器 12位二进制计数器（慢速计数方式） 12位二进制计数器（快速计数方式）在此种接线方式中，只要片1的各位输出都为1，一旦片0的各位输出都为1，片2立即可以接收进位信号进行计数，不会像基本接法中那样，需要经历片1的传输延迟，所以工作速度较高。这种接线方式的工作速度与计数器的位数无关。 本节小结：计数器是一种应用十分广泛的时序电路，除用于计数、分频外，还广泛用于数字测量、运算和控制，从小型数字仪表，到大型数字电子计算机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。计数器可利用触发器和门电路构成。但在实际工作中，主要是利用集成计数器来构成。在用集成计数器构成N进制计数器时，需要利用清零端或置数控制端，让电路跳过某些状态来获得N进制计数器。 演讲完毕，谢谢观看！